PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-216260

(43)Date of publication of application: 05.08.1994

(51)Int.CI.

H01L 21/90 H01L 21/28 H01L 21/3205

(21)Application number: 05-007245

(22)Date of filing: 20.01.1993

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(72)Inventor:

NISHIMURA HIROSHI UKEDA TAKAAKI


NAKABAYASHI TAKASHI SHINOHARA SHOHEI


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF


(57)Abstract:

PURPOSE: To prevent disconnection of an interconnection in a connecting hole due to an electromigration, a stress migration without junction leakage by fluidizing a conductive film by heat treating and burying it in the hole.

CONSTITUTION: An insulating film 8 is formed on a silicon substrate 7 formed with a semiconductor element, a connecting hole 9 is formed, and a laminated film 10 made of a Ti film and a TiN film is formed in the hole 9 and on the film 8. Then, after a conductive film (Al film) 11 in which a crystalline grain size is miniaturized is deposited, it is heat treated to fluidize the film 11, and the hole 9 is buried. Since a density of the grain boundaries 12 can be enhanced by miniaturizing the grain size of the film 11, free energy of the film 11 can be increased. Accordingly, a crystalline state can be varied with less energy.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-216260

(43)公開日 平成6年(1994)8月5日

| (51)Int.Cl.* H 0 1 L | 21/90 21/28 | 識別記号 3 0 1 | | (| C 7 | F内整理番号 514—4M 376—4M | FΙ | | | 技術表示箇所 | | |
|-------------------------|----------------|---------------|-----|------|-----|----------------------------|---------|-----------|---------------------------------|----------------|-------------|--|
| | 21/3205 | | · | | 7 | 7514-4M | H01L | 21/ 88 | | N | | |
| | | | | | | | 審査請求 | 未請求 | 請求項の数 | 4 OL | (全 4 頁) | |
| (21)出顧番号 | . | 特顯平 | 5-7 | 245 | | | (71)出願人 | 松下電 | 器産業株式会 | | | |
| (22)出顧日 | | 平成 5 | 年(1 | 993) | 1月2 | 0日 | (72)発明者 | 西村 大阪府 | 門真市大字門。 宏 門真市大字門。 式会社内 | | • | |
| | | • | | | | | (72)発明者 | 大阪府 | 高明 門真市大字門 式会社内 | 真1006番 | 地、松下電器 | |
| | | | | | | | (72)発明者 | 大阪府 | 隆 門真市大字門 式会社内 | 真1006番 | 地松下電 | |
| | | | | | | | (74)代理人 | | : 小鍜治 明 | (<i>5</i> 1-2 | 名) 最終頁に続 | |


(54)【発明の名称】 半導体装置およびその製造方法


(57)【要約】


【目的】 本発明は、半導体装置およびその製造方法に 関するもので、高い信頼性を有する、接続孔における配 線を提供することを目的とする。

【構成】 結晶粒径を微細化したA1膜11を堆積した後、熱処理を行い、A1膜11を流動させ接続孔に埋め込むという構成を備えたことを特徴とする。

【効果】 A 1 膜の結晶粒径を微細化することにより、結晶粒界密度を高くすることができるので、A 1 膜の自由エネルギーを大きくすることができる。よって、より少ないエネルギーで結晶状態を変化させることができる。すなわち、再結晶化温度を低くすることができるので、A 1 膜が流動を始める臨界温度を低くすることができる。したがって、A 1 膜堆積後の熱処理温度を低くすることができるので、接合リークを引き起こすことなく、エレクトロマイグレーションやストレスマイグレーションによる、接続孔における配線の断線不良を防止することが可能となる。







【特許請求の範囲】

【請求項1】半導体基板上に絶縁膜を被着する工程と、 前記絶縁膜に接続孔を設ける工程と、

前記接続孔内および前記絶縁膜上に結晶粒径を微細化し た導電膜を形成する工程と、

熱処理により前記導電膜を加熱し流動させて前記接続孔 に埋め込む工程とを備えた半導体装置の製造方法。

【請求項2】請求項1記載の導電膜の結晶粒径が、約0. 66μmより微細である半導体装置の製造方法。

【請求項3】請求項2記載の導電膜の形成方法が、基板 10 の絶対温度と導電膜の融点との比を0から0.3までの範囲 に設定した基板温度で行なう半導体装置の製造方法。

【請求項4】請求項3記載の導電膜の形成方法が、スパ ッタリング法である半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高信頼性の多層配線を 有する半導体装置の製造方法に関するものである。

[0002]

【従来の技術】半導体装置における多層配線を形成する 20 方法として、半導体基板上に形成された絶縁膜に接続孔 を形成し、接続孔を介して半導体基板と配線とを接続す るという方法が用いられている。配線の形成には、一般 的にスパッタリング法が用いられているが、この方法で 形成した配線は段差被覆性(ステップカバレジ)が非常 に悪いという問題がある。その結果、接続孔において配 線が非常に薄くなるため、初期の段階で断線に至った り、エレクトロマイグレーションやストレスマイグレー ションによる断線を引き起こしやすいという信頼性上の 問題があった。

【0003】上記のような問題を解決する方法として、 図2に示すように、シリコン基板1上に、接続孔3を有 した絶縁膜2を形成した後、チタン(Ti)膜と窒化チ タン (TiN) 膜とからなる積層膜4をバリアメタルと して形成し、その後、スパッタリング法により基板温度 373K(100℃)程度でAl-Si-Cu合金膜 5 を堆積 し、さらに真空中で823K(550℃)の基板温度で熱処理 を行い、接続孔3にAI-Si-Cu合金膜5を流動さ せて埋め込むという方法がある(例えば、アイ・イー・ イー・イー・ヴィー・エル・エス・アイ・マルチレベル 40 ・インターコネクション・コンファレンス (1991)第326 頁から第328頁(IEEE VLSI Multilevel Interconnectio n Conference (1991) pp.326-328)) .

【0004】このような方法を用いれば、接続孔におけ る配線のステップカバレジの低下を防止できるので、エ レクトロマイグレーションやストレスマイグレーション による断線不良を防止することができる。

[0005]

【発明が解決しようとする課題】しかしながら上記のよ うな構成では、Al-Si-Cu膜堆積後に 550℃の高 温で熱処理を行うので、バリアメタルが破れてシリコン 基板とA1-Si-Cu膜が反応してしまい、接続孔に おける接合リーク電流の増加を引き起こすという問題点 があった。この接合リーク電流の増加は、半導体集積回 路の歩留の低下を引き起こす。

【0006】本発明は上記の問題点に鑑み、半導体装置 において、接合リークを引き起こすことなく、エレクト ロマイグレーションやストレスマイグレーションによ る、接続孔における配線の断線不良を防止することがで きる半導体装置を提供することを目的とする。

[0007]

【課題を解決するための手段】本発明は上記問題点を解 決するため、結晶粒径を微細化した導電膜を堆積した 後、熱処理を行い、導電膜を流動させ接続孔に埋め込む という構成を備えたものである。

【0008】また導電膜の結晶粒径が、約0.66 µmより 微細である。更に導電膜の形成方法が、基板の絶対温度 と導電膜の融点との比を0から0.3までの範囲に設定した 基板温度で行なうことが望ましい。

[0009]

【作用】本発明は上記した構成によって、導電膜の結晶 粒径を微細化することにより、結晶粒界密度を高くする ことができるので、導電膜の自由エネルギーを大きくす ることができる。よって、より少ないエネルギーで結晶 状態を変化させることができる。すなわち、再結晶化温 度を低くすることができるので、導電膜が流動を始める 臨界温度を低くすることができる。したがって、導電膜 堆積後の熱処理温度を低くすることができ、接合リーク を引き起こすことなく、エレクトロマイグレーションや ストレスマイグレーションによる、接続孔における配線 の断線不良を防止することが可能となる。

[0010]

30

【実施例】本発明の実施例を図面を参照しながら説明す

【0011】図1は、本発明の実施例における半導体装 置の製造方法の工程断面図を示すものである。

【0012】図1aでは、半導体素子を形成したシリコ ン基板7上に絶縁膜8を形成し、接続孔9を形成した 後、スパッタリング法により、パリアメタルとしてTi 膜とTiN膜とからなる積層膜10を接続孔9内および 絶縁膜8上に形成する。

【0013】次に図1bでは、液体窒素により基板温度 を77K (-196℃) に設定し、A l 膜 l l をスパッタリン グ法を用いて堆積する。この場合、基板温度TsとAl の融点Tm (933K) との比Ts/Tmは0.08である。 【0014】一般にTs/Tmが0.3より小さくなる と、つまり、基板温度が279.9K (6.9℃) 以下になる

と、結晶粒径の小さい金属膜が形成され、金属膜堆積中 の再結晶化が起こりにくくなることが知られている。従 来、半導体プロセスにおいては、基板温度298K(25℃)

以上のスパッタリング法によりAI膜を堆積していた。 例えば、基板温度473K(200℃)のとき、A!膜の平均 結晶粒径は0.66μmである。図3にスパッタリング時の 基板温度とAI膜の平均結晶粒径との関係を示す。この 図より、基板温度279.9K(6.9℃)の場合のAl膜の平 均結晶粒径は約0.45μmとなり、基板温度473K(200℃) の場合の68%に微細化できる。また、基板温度を77K(-1 96℃) の場合、平均結晶粒径は、基板温度 473K(200 ℃) の場合の30%に微細化できる。このように、A l 膜 の結晶粒径を微細化すると、結晶粒界密度が高くなるの *10* で、AI膜の自由エネルギーが大きくなる。したがっ て、より少ないエネルギーで結晶状態を変化させること ができるようになる。これは再結晶化温度が低くなるこ とを意味する。再結晶化温度が低くなるとAI膜が流動 を始める臨界温度が低くなるので、550℃より低い温 度、例えば、450℃以下の温度の熱処理によりA 1 膜を 加熱し流動させ接続孔に埋め込むことが可能となる。

【0015】このような方法を用いれば、バリアメタル が破れてシリコン基板とAI膜が反応することによる接 合リーク電流の増加を防止できる。この場合、Ts/T 20 mが0.3より小さくなる条件でA1膜を堆積しなくては ならない。なぜならば、Ts/Tmが0.3よりも大きく なると、堆積中にA1膜の再結晶化が始まり、自由エネ ルギーが低下するので、AI膜が流動を始める臨界温度 が高くなる。例えば、Ts/Tm=0.4、基板温度373K (100℃) の場合、従来例において示したように、A l 膜を流動させるために550℃の熱処理が必要となり、こ れは接合リーク電流の増加を引き起こす。Ts/Tmは 小さいほどA1膜が流動を始める臨界温度が低くなる が、絶対零度よりも低い温度は存在しないので、Ts/30 Tmは0が最低値である。したがって、450℃の以下の温 度の熱処理によりAI膜を流動させるためには、Ts/Tmは0から0.3の範囲に設定しなければならない。

【0016】次に図1cでは、A1膜11の堆積後、真 空を破らずに450℃の温度で熱処理を行うことにより A 1膜11を加熱し流動させ接続孔9に埋め込む。このよ うに、77K(-196℃)という低温でA l 膜を形成すれ ば、Al膜の平均結晶粒径を小さくすることができ、結 晶粒界密度を高くすることができるので、A 1 膜の自由 エネルギーを大きくすることができる。よって、より少 40 ないエネルギーで結晶状態を変化させることができる。 すなわち、再結晶化温度を低くすることができるので、 A 1 膜が流動を始める臨界温度を低くすることができ る。

【0017】したがって、従来の実施例においては550 ℃以上の温度で熱処理を行わなければ A 1 膜を流動させ ることができなかったが、本実施例においては450℃以 下の温度の熱処理によりA1膜を接続孔に埋め込むこと ができるので、熱処理によって接合リーク電流が増加す ることがなくなる。通常の半導体製造プロセスにおける 50

多層配線工程においては、配線の合金化やプラズマプロ セスで発生した損傷の回復を目的として、一般的に 450 ℃以下の温度の熱処理が用いられている。 450℃以下の 温度では、接合リーク電流の増加の問題は生じない。

【0018】なお、本実施例においては、熱処理にシリ コン基板の下のステージを加熱する方法を用いるが、レ ーザービーム照射法やランプ加熱法等、他の熱処理方法 を用いても良い。また、1層配線の構造を示したが、2 層配線、または3層以上の多層配線構造においても同様 の効果がある。

【0019】また、本方法は、接続孔の埋め込みだけで なく、配線溝の埋め込みにも有効である。また、微細結 晶粒を有するAl膜を形成する手段として、スパッタリ ング法による方法を示したが、ガス蒸発方法のような金 属超微粒子を形成する方法やCVD法、真空蒸着法等、 他の方法を用いてもよい。ただ、スパッタリング法は従 来、製造技術として一般的に広く使用されているので、 スパッタリング法を用いる場合、従来の装置の加熱・冷 却機構を改造するだけで済むので、コスト・パフォーマ ンスが良くなるという利点がある。

【0020】また、本実施例においては、AI膜を用い たが、SiやCuのような他の元素を含んだAl合金膜 や、Al以外の元素から構成される膜、例えば、銅やタ ングステンからなる膜を用いても同様の効果がある。

【発明の効果】以上のように本発明は、導電膜の結晶粒 径を微細化することにより、結晶粒界密度を高くするこ とができるので、導電膜の自由エネルギーを大きくする ことができる。よって、より少ないエネルギーで結晶状 態を変化させることができる、すなわち、再結晶化温度 を低くすることができるので、導電膜が流動を始める臨 界温度を低くすることができる。したがって、導電膜堆 積後の熱処理温度を低くすることができ、接合リークを 引き起こすことなく、エレクトロマイグレーションやス トレスマイグレーションによる、接続孔における配線の 断線不良を防止することが可能となる。

【図面の簡単な説明】

【図1】本発明の実施例における半導体装置の製造方法 の工程断面図


【図2】従来例における半導体装置の製造方法の工程断 面図


【図3】スパッタリング時の基板温度とA1膜の平均結 晶粒径との関係を示す図


【符号の説明】

- 7 シリコン基板
- 8 絶縁膜
- 接続孔
- 10 Ti膜とTiN膜とからなる積層膜
- AI膜 1 1
- 12 結晶粒界













[図3]



[図2]







フロントページの続き

(72)発明者 篠原 昭平 大阪府門真市大字門真1006番地 松下電器 産業株式会社内